华为提出韬定律，宣布麒麟2026将采用逻辑折叠技术，从时间维度优化芯片性能

华为半导体业务部总裁何庭波在学术会议上公布了名为“韬（τ）定律”的技术主张，其核心是以“时间缩微”替代传统的“几何缩微”路径。该定律认为，在晶体管微缩收益递减后，芯片性能的提升应聚焦于系统性地压缩信号传播时间（τ）。实现这一目标的四层体系包括器件层、电路层、芯片层和系统层。其中，电路层的“逻辑折叠”技术是本次公布的焦点，它将传统二维电路布局变为三维结构，通过垂直短连接大幅缩短关键信号路径距离，以降低时间常数。华为宣布，计划于今年秋季面世的麒麟2026芯片将首次完整采用该技术。文章回顾了华为芯片发展的历史背景，提及一个月前DeepSeek发布的V4系列模型优先适配华为昇腾芯片。分析指出，韬定律与逻辑折叠的提出，标志着华为的芯片发展叙事正从“生存”转向“定义未来方向”，试图建立一套独立于传统制程竞赛的新技术语言。何庭波还透露，麒麟2026仅是双层逻辑折叠的起点，未来将向更多层和全面折叠发展，目标是到2031年用7nm级工厂实现1.4nm级的晶体管密度。